据台湾电子时报，停滞约8年后，台积电SRAM微缩技术有望迎来突破。台积电计划在2028年量产的A14工艺上，将高密度6T SRAM位单元面积缩小至0.017平方微米以下，降幅超过19%。
这将是台积电SRAM单元尺寸自2020年N5量产以来的首次实质性缩减，也有望实现全球最小的SRAM单元尺寸。目前A14仍处于试产阶段，用于评估节点可行性并让客户检验设计表现。
台积电高密度6T SRAM存储单元面积在N5节点约为0.021平方微米；此后的N3、N2节点虽然在逻辑晶体管上持续迭代，存储单元尺寸却几乎没有变化。
SRAM是芯片内置高速缓存的核心单元，其单元尺寸直接决定单颗芯片可集成的缓存规模。SRAM的微缩难度高于逻辑晶体管，长期构成先进制程密度提升的瓶颈。
对需要频繁搬运海量数据的AI加速器而言，缓存不足意味着芯片必须更频繁地访问外部内存，即便原始算力提升，整体性能也会被拖累。
A14是台积电第二代纳米片平台，定位N2之后的完整升级节点，采用NanoFlex Pro标准单元架构。
市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。
